摘要：
前言：终于到了测试篇，不过悲剧了一下。按照之前《二》里面的思路，在顶层用一个复用器驱动读写独立模块的I2C总线确实失败。虽然综合过去了，不过警告里已经说明：底层的2个原本是inout三态口的数据线在顶层复用时候被综合成wire，这样在默认情况下顶层的inout总是输出有效，失去了三态口的作用。囧，看来为了测试I2C的写还是得把读模块并进去可避免这一尴尬……测试：DE2+Questasim10.0c+Q2_9.1；日期：2013七夕夜结果：以下2张图为仿真波形图与逻辑分析仪采样的时序波形图。之前还踩不到ACK信号，因为宏定义里读写器件的地址弄饭了。（若这里程序与之前的《一》《二》有出路须以此篇修 阅读全文
2013年8月12日 #