会员
周边
众包
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
lmore
博客园
首页
新随笔
联系
管理
订阅
2022年10月21日
Verilog语法+:的说明
摘要: “+:”、"-:"语法看到这个语法的时候是在分析AXI lite 总线源码时碰见的,然后查阅了资料,做出如下解释。 1.用处这两个应该算是运算符,运用在多位的变量中,如下:slv_reg0[(byte_index8) +: 8] <= S_AXI_WDATA[(byte_index8) +: 8];
阅读全文
posted @ 2022-10-21 10:57 lmore
阅读(3652)
评论(0)
推荐(0)
编辑
公告