lizhuohui

摘要：参考自: https://www.cnblogs.com/thefirstfeeling/p/5896562.html main.cpp #include #include "NetDataLog.h"#define _AFXDLL#include using... 阅读全文

摘要：参考：http://scy666.com/use_st-link/ ST-LINK V2与V2.1的区别就是： STLINK/V2支持STM32和STM8调试，不带虚拟串口。STLINK/V2.1仅支持STM32调试，带虚拟串口和虚拟U盘下载。ST-LINK ... 阅读全文

摘要：有时候，总会遇到只有一个dll没有头文件，也没有lib文件的情况下，怎么隐式调用呢？ 1.首先要生成lib文件，方法如下： Visual C++ 开发工具提供了两个命令行工具，一个是dumpbin.exe,另一个是lib.exe。利用这两个工具即可从dll导出... 阅读全文

摘要：查看dll函数接口的方法，都有统一的方法，就是使用dependen工具，但是，这个工具看不了函数的参数，那么，这时候有什么方法，方法有二：一个使用逆向的方法，如使用IDA，二是利用vs的提示功能，详情待下回分解，可先看以下链接 https://blog.csd... 阅读全文

摘要：先安装好VC6.0 有两种方法，一种是IDE工具Depends，另一种是命令行工具dumpbin，推荐前者。 方法一：命令行工具dumpbin 参考：https://blog.51cto.com/renchen/1163236 （如有侵权，请联系删除） 建议：... 阅读全文

摘要：1.下载地址： vc++6.0(Visual C++)简体中文企业版 http://www.pc6.com/softview/SoftView_51072.html 2.安装时要输入系列号，全部输入1即可。 阅读全文

摘要：人人都能拿到jlink v9的bootloader https://www.amobbs.com/thread-5653964-1-1.html?_dsign=631b7ad6 长篇连载：J-Link源代码大公开，做中国人自己的免费ARM仿真器！！！https... 阅读全文

摘要：STM32f103c8t6中文资料（带书签） https://download.csdn.net/download/qq_36769014/10588632 阅读全文

摘要：方法1： 参考： 从调试数据分析USB通信协议——USB存储介质【U盘】(三) 这里面介绍了两个有用的调试工具：WireShark和USBlyzer 1.圈圈教你玩usb，一本介绍usb不错的书:http://download.csdn.net/downlo... 阅读全文

摘要：1.下载例程 STM32 实现U盘功能 USB-Mass_Storage https://download.csdn.net/download/plm4662694/9500138 2.修改一下宏定义及编译错误，就可以在STM32F103C8上顺利运行起来了。... 阅读全文

摘要：方法1： 插上目标USB，就可以看到目标USB的配置，然后把自己的USB配置成一模一样就行，如下图： 方法2： 逻辑分析仪。 方法3：.USBlyzer，一款不错的usb设备类分析软件:http://download.csdn.net/download/t... 阅读全文

摘要：stm32最新官方usb固件库v4.0 https://download.csdn.net/download/liuyupretty/8440057 阅读全文

摘要：1.首先保证原理图编程过来，不要忽略错误（采用系统默认的检查设置）。原则：不要一下子全部画完原理图再画PCB，不然会有很多错误，改都改不过来。就像写单片机C语言一样，写几行就烧录到单片机里跑一下，如果一下子写完再调试，就太麻烦了。 注意：必须要先在工程里新... 阅读全文

摘要：如下： 阅读全文

摘要：Design-rule-electrical-clearance中的右边的最下方可以设置最小间距为10mil。假如铺地间距要为20mil，可以右键点击clearance，选择new rules，新建规则。选择新建立的规则，在“Where the first o... 阅读全文

摘要：AD19 问题： 解决方法： 1.那就修改相应引脚属性就好，例如改为输出口，如图： 2.改为不检查这个错误。 阅读全文

摘要：AD19当只有一个标签时，则会有这样的一个错误，如下图： 解决方法： (注意：不建议这样改，建议直接删掉错误的地方就好。) 我直接 Project>Project Options>Error Reporting 界面下找到Nets With only one... 阅读全文

摘要：AD19 编译原理图时出现问题: “Floating Net Label”，如图： 总的来说就是没有连接好。（大部分原因出现在自己绘制的元件上） 如果检查总是连接好了，那就是深层次的“没连接好” 1，可能是自己绘制元件的引脚的热点方向不对。 2，端口的类型不... 阅读全文

摘要：Altium Designer14如何由原理图得到PCB(1) https://blog.csdn.net/qq_28093585/article/details/55217711 阅读全文

摘要：AD19 编译原理图时出现问题: “Extra Pin U1-22 in Normal of part U1”，如图： 原因分析： 原理是因为元器件库中的元器件的所有模式MODE不能和pcb中的引进匹配造成的，解决方法，要么补全，要么删掉到只剩一个。 删除解... 阅读全文

摘要：1.打开setting --> Libraries. 2.添加路径： 3.然后就可以使用使用新加的库路径了。当然，上面所加的是全局库，也可以加工程库。 4.注意：最后一步，当要加入时，还要最后一步。就是还有加入一个qip脚本文件： set_global_as... 阅读全文

摘要：1. verilog 教程。 《Verilog数字系统设计教程-夏宇闻》 2.学习方法。 把课本看完，然后把例程跑一遍，这样才能熟练使用velilog语言。 夏宇闻著VERILOG数字系统设计教程例题源代码2 https://download.csdn.ne... 阅读全文