摘要：
内容： 主要涵盖了设计者在设计模块或者知识产权（Intellectual Preoperty）时所要用到的一些建议。 同步设计（对ASIC时序控制最安全的方法）： 由单个主时钟和主置位/复位信号驱动设计中所有的时序器件。 一、避免使用行波计数器 含义：即使用触发器输出作为下一级触发器的时钟输入端 缺 阅读全文
摘要：
同步设计原理：所有反馈回路中都应包含寄存器 基于扫描链的设计方法学 静态时序分析 可测性设计（design for test, DFT） 毛刺与尖峰脉冲 亚稳态与未知态 系统级设计：基于缓存的存储器和集中式存储器 体系结构级设计：并行结构 流水线结构；并行结构比多路复用的方式能效更高 基于时钟体系结 阅读全文