2019年11月21日
时序逻辑设计基础
摘要： 电平触发的存储单元叫锁存器(Latch)； 边沿触发的存储单元叫触发器(Flip flop)，双稳态，电路输出对输入值敏感，但只有同步信号边沿到达时输出发生变化； Mealy状态机：下一状态和输出取决于当前状态和当前输入，竞争冒险不能消除； Moore状态机：下一状态取决于当前状态和当前输入，输出取 阅读全文
posted @ 2019-11-21 20:26 Pent° 阅读(249) 评论(0) 推荐(0) 编辑