会员
周边
众包
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
流水清风
路漫漫其修远兮,吾将上下而求索!!!
博客园
首页
新随笔
联系
订阅
管理
2009年5月18日
基于VHDL的数字时钟实验报告
摘要: 数字时钟实验报告【实验目的】: 设计一个24小时制数字钟,要求能显示时,分,秒,并且可以手动调整时和分【试验中所用器材】: 开发环境MAX—PLUSII,ZY11EDA13BE 试验系统, VHDL 语言.【设计原理】数字钟的主体是计数器,它记录并显示接收到的秒脉冲个数,其中秒和分为模60计数器,小时是模24计数器,分别产生3位BCD码。BCD码经译码,驱动后接数码管显示电路。秒模60计数器的进位...
阅读全文
posted @ 2009-05-18 15:10 流水清风
阅读(3599)
评论(0)
推荐(0)
编辑