摘要： 1，赋值方式的不同 变量 := 表达式; 信号 <= 表达式;2，硬件实现的功能不同信号代表电路单元，功能模块间的互联，代表实际的硬件连线变量代表电路单元内部的操作，代表暂存的临时数据3，有效范围不同信号（全局量）：程序包，实体，结构体变量（局部量）：进程，子程序注：在进程和子程序中，信号只能被使用，不能被定义说明4，赋值行为的不同信号赋值延时更新数值，一般生成时序电路变量赋值立即更新数值，... 阅读全文

摘要： 数字时钟实验报告【实验目的】： 设计一个24小时制数字钟，要求能显示时，分，秒，并且可以手动调整时和分【试验中所用器材】： 开发环境MAX—PLUSII，ZY11EDA13BE 试验系统， VHDL 语言.【设计原理】数字钟的主体是计数器，它记录并显示接收到的秒脉冲个数，其中秒和分为模60计数器，小时是模24计数器，分别产生3位BCD码。BCD码经译码，驱动后接数码管显示电路。秒模60计数器的进位... 阅读全文