摘要：
我们在芯片设计与调试中，一定曾经遇到过一些诡异的问题。比如芯片的某一部分莫名其妙的复位却并没有故障记录、比如有的问题上下电和复位表现不一。甚至在有的FPGA项目后期，每一次重布局布线都是对人品的考验，祈祷在下一个版本中，Voldemort不会出现。根本原因是多方面的，但是不难发现亚稳态和毛刺的影子。幸运的是，这些问题难以定位但容易在设计中避免，只需我们在设计中稍加关注即可避免。任何一个成熟的团队都应该有自己的“checklist”。最近的一次检视中，发现一个设计可能同时受亚稳态和毛刺影响。那个有4年经验的工程师漫不经心的说“如果完全照教科书做，的确应该像你说的那样”。与遵守规则同样重要的是对规 阅读全文
