08 2018 档案

【接口时序】3、UART串口收发的原理与Verilog实现
摘要：一、软件平台与硬件平台 软件平台： 1、操作系统：Windows-8.1 2、开发套件：ISE14.7 3、仿真工具：ModelSim-10.4-SE 硬件平台： 1、FPGA型号：XC6SLX45-2CSG324 2、USB转UART芯片：Silicon Labs CP2102GM 二、原理介绍 阅读全文
posted @ 2018-08-25 21:05 jgliu 阅读(20742) 评论(10) 推荐(7) 编辑
【接口时序】2、Verilog实现流水灯及与C语言的对比
摘要：一、 软件平台与硬件平台 软件平台： 1、操作系统：Windows-8.1 2、开发套件：ISE14.7 3、仿真工具：ModelSim-10.4-SE 硬件平台： 1、FPGA型号：XC6SLX45-2CSG324 二、 原理介绍 我的开发板上有4个LED灯，原理图如下： 由原理图可知仅当FPGA 阅读全文
posted @ 2018-08-12 17:05 jgliu 阅读(4024) 评论(0) 推荐(2) 编辑
【接口时序】1、软件与Verilog基本格式规范说明
摘要：一、 说明 以前总是没有记录的习惯，导致遇到问题时总得重新回忆与摸索，大大降低了学习效率，从今天开始决定改掉这个坏毛病，认真记录自己的Verilog学习之路，希望自己能一直坚持下去。 二、 软件资源与硬件资源 软件资源说明： 1、UltraEdit：本博客所有的Verilog代码全部都在UltraE 阅读全文
posted @ 2018-08-12 12:45 jgliu 阅读(4904) 评论(0) 推荐(1) 编辑