阅读排行榜

【设计经验】5、Verilog对数据进行四舍五入（round）与饱和（saturation）截位

jgliu 2019-03-18 14:11 阅读:19644 评论:11 推荐:12 编辑

【高速接口-RapidIO】6、Xilinx RapidIO核仿真与包时序分析

jgliu 2018-12-15 15:28 阅读:16383 评论:9 推荐:9 编辑

【设计经验】1、Verilog中如何规范的处理inout信号

jgliu 2018-10-12 21:14 阅读:16033 评论:3 推荐:2 编辑

【设计经验】3、ISE中烧录QSPI Flash以及配置mcs文件的加载速度与传输位宽

jgliu 2018-10-19 19:02 阅读:15739 评论:0 推荐:4 编辑

【高速接口-RapidIO】3、RapidIO串行物理层的包传输过程

jgliu 2018-11-23 08:21 阅读:11752 评论:2 推荐:3 编辑