推荐排行榜

【接口时序】4、SPI总线的原理与Verilog实现

jgliu 2018-09-08 17:11 阅读:71613 评论:21 推荐:23 编辑

【接口时序】6、IIC总线的原理与Verilog实现

jgliu 2018-09-16 15:55 阅读:38803 评论:22 推荐:15 编辑

【接口时序】5、QSPI Flash的原理与QSPI时序的Verilog实现

jgliu 2018-09-15 15:57 阅读:59473 评论:48 推荐:14 编辑

【设计经验】5、Verilog对数据进行四舍五入（round）与饱和（saturation）截位

jgliu 2019-03-18 14:11 阅读(20164) 评论(11) 推荐(12) 编辑

【高速接口-RapidIO】1、RapidIO协议概述

jgliu 2018-11-07 21:31 阅读(40265) 评论(2) 推荐(12) 编辑

公告

昵称： jgliu
园龄： 6年8个月
粉丝： 591
关注： 4

<

2025年3月

>

日

一

二

三

四

五

六

23

24

25

26

27

28

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

1

2

3

4

5

随笔分类

随笔档案

阅读排行榜

评论排行榜

推荐排行榜

最新评论

1. Re:【接口时序】5、QSPI Flash的原理与QSPI时序的Verilog实现
你好，有没有W25Q128BV Quad SPI Flash的仿真模型
--liuguan
2. Re:【接口时序】5、QSPI Flash的原理与QSPI时序的Verilog实现
@shiyang3345 这个16没写进去写的是00 rom数据出的晚导致第一个钟采集的数据是上个钟的高四位，导致当高四位变化时，数据来不及，例如00001111（15）到00010000（16）...
--第五城市
3. Re:【高速接口-RapidIO】6、Xilinx RapidIO核仿真与包时序分析
@GXTon 你好呀，关于这个地址的回答您有答案了吗...
--LapseCH
4. Re:【设计经验】1、Verilog中如何规范的处理inout信号
assign IO_data = (Control == 1’b0)? I_data_in : 1'bz ; 楼主您好，您在这篇博客说双向信号这样处理最好，在IIC那篇里面是这样写的， assign ...
--含泪的微笑猪小p
5. Re:【高速接口-RapidIO】3、RapidIO串行物理层的包传输过程
感谢分享，受益匪浅！
--啊么么三