会员
周边
捐助
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
jgliu
博客园
首页
新随笔
联系
订阅
管理
评论排行榜
1
2
3
4
下一页
【接口时序】5、QSPI Flash的原理与QSPI时序的Verilog实现
jgliu 2018-09-15 15:57
阅读:57053
评论:48
推荐:13
编辑
【接口时序】6、IIC总线的原理与Verilog实现
jgliu 2018-09-16 15:55
阅读:37230
评论:22
推荐:14
编辑
【接口时序】4、SPI总线的原理与Verilog实现
jgliu 2018-09-08 17:11
阅读:69270
评论:21
推荐:22
编辑
【接口时序】8、DDR3驱动原理与FPGA实现(一、DDR的基本原理)
jgliu 2018-10-13 14:20
阅读:34710
评论:12
推荐:3
编辑
【设计经验】5、Verilog对数据进行四舍五入(round)与饱和(saturation)截位
jgliu 2019-03-18 14:11
阅读:19337
评论:11
推荐:12
编辑
1
2
3
4
下一页
公告