摘要： 1、亚稳态解释和解决办法答:触发器无法在规定的时间内达到一个稳定的输出电平状态，解决的方法：用反应快的触发器，降底时钟的频率，改善时钟质量，引入同步机制。2、CPLD和FPGA的主要区别答：1.结构上的不同2.集成度不同CPLD:500---50000门FPGA:1K----10M门3.应用范围不同CPLD逻辑能力强而寄存器少(1K左右),适用于控制密集型系统;FPGA逻辑能力较弱但寄存器多(100多K),适用于数据密集型系统.4.使用的方法不同CPLD是EEPROM,FPGA是SRAM工艺.3、设计一个四分频电路,用D触发器4、解释Setup Time和 Hold Time，画图说明答：建立 阅读全文