数字电路与逻辑设计（一） | HUST.CS
数字电路与逻辑设计基础
BCD 码
\(x = \sum W_ib_i\)
8421 码
就是二进制，\(1010\sim 1111\) 无效。
2421 码
逆天码，不能唯一对应。\(0101\sim 1010\) 无效。
5421 码
余 3 码
每个编码比 \(8421\) 码多 \(3\)（\(0011\)）。
与多位十进制整数的转换，每一位都是余 3 码。
格雷码
二进制码：\(B_nB_{n-1}\dots B_1B_0\)，格雷码：\(G_nG_{n-1}\dots G_1G_0\)。
最高位格雷码确定，后面的每一位格雷码，是高位二进制码和当位二进制码异或。
重要规则
代入规则
将变量 \(A\) 的位置，全部用同一个逻辑函数 \(F\) 表示，等式仍然成立。
反演规则
与改成或，或改成与，常量 0 改成 1，1 改成 0，原变量反变量互换，得到反函数 \(\overline F\)
组合逻辑电路
中规模组合逻辑电路芯片
74283，并行二进制加法器
74138，3-8 线译码器
输入：\(A_2A_1A_0\)
输出：\(\overline{Y_0} \overline{Y_1}\cdots \overline{Y_7}\)
使能端：\(S_1,\overline{S_2},\overline{S_3}\)
7442，二-十进制译码器（BCD码）
输入：\(A_3A_2A_1A_0\)
输出：\(\overline{Y_0} \overline{Y_1}\cdots \overline{Y_9}\)
无使能端。
对非法码（\(1010\sim 1111\)）拒绝翻译，输出端均为高电平（无效电平）。
74148，8-3 线优先编码器
输入：\(\overline{I_0} \overline{I_1}\cdots \overline{I_7}\)，角标号码越大优先级越高
输出：\(\overline{Q_A},\overline{Q_B},\overline{Q_C},\overline{O_{EX}},O_s\)
- \(\overline{I_s}\) 为工作状态选择端，为有效电平（低电平）时，编码器工作。
- \(O_s\) 为允许输出端，当允许编码而无信号输入时，\(O_s\) 为无效电平。
- \(\overline{O_{EX}}\) 为编码群输出端，为有效电平时输出可用。
74153，4 路 MUX（一块芯片集成两个 4 路 MUX，逻辑图仅画一个）
输入：\(D_0,D_1,D_2,D_3\)，\(A_1,A_0\)
输出：\(Y\)
使能端：\(G\)
\(m_i\) 为选择变量组成的最小项，例如 \(\overline{A_1}\overline{A_0}=m_0\)，则 \(2^n\) 路选择器 \(Y=\sum\limits_{i=0}^{2^n-1}{m_iD_i}\)
74152，8 路 MUX
对于 \(n\) 控制变量的 MUX，可以实现任意 \(n+1\) 逻辑函数。
选定 \(n\) 个变量接入控制变量，展开表达式，则 \(D_i\) 必定为 \(0,1,R,\overline{R}\) 中的一个，其中 \(R\) 为剩余的一个变量。
更多也可以实现，不过需要适当的逻辑门辅助实现。
7485 四位数字比较器
输入：\(A_3B_3A_2B_2A_1B_1A_0B_0\)，级联输入端 \(I_{A>B},I_{A=B},I_{A<B}\)
输出：\(Y_{A>B},Y_{A=B},Y_{A<B}\)
若 \(A=B\)，则原样输出级联输入端，否则输出 \(A\) 与 \(B\) 比较结果。
触发器
基本 R-S 触发器（与非门）
\(R,S\) 低电平有效
| \(R\) | \(S\) | \(Q\) | \(Q^{n+1}\) |
|---|---|---|---|
| 1 | 1 | d | Q |
| 0 | 1 | d | 0 |
| 1 | 0 | d | 1 |
| 0 | 0 | d | d |
\(Q^{n+1} = \overline S+R\cdot Q\)
\(\overline{Q^{n+1}}=\overline R + S\cdot \overline Q\)
\(R,S\) 不允许同时为有效输入（低电平），即必须保证 \(R+S=1\)
功能表、状态表、激励表
基本 RS 触发器（或非门）
\(R,S\) 高电平有效，其他与与非门相同。
钟控 RS 触发器
** \(R,S\) 高电平有效。
另有 \(R_D,S_D\) 异步置位端。
