上一页 1 ··· 3 4 5 6 7 8 9 下一页

2016年8月29日

SystemC_Basic

摘要: 1、http://baike.baidu.com/view/1018980.htm 百度百科介绍的很好,举例很清晰。 2、SystemC的三个基本进程:SC_METHOD,SC_THREAD,SC_CTHREAD及其举例。 ①SC_METHOD:当敏感列表上有事件发生时,才被调用,(用法很像veri 阅读全文

posted @ 2016-08-29 20:25 hematologist 阅读(636) 评论(0) 推荐(0) 编辑

2016年8月20日

UVM_TLM

摘要: 1、UVM_TLM 1.0 TLM通信中的术语: 1、put操作:发起者发送数据至目标。 2、get操作:发起者从目标获取数据。 3、transport操作:一次put操作 + 一次get操作,A向B发起一个req,B返回给A应答rsp。 4、peek操作:发起者从目标获取数据(同get一样)。但是 阅读全文

posted @ 2016-08-20 10:32 hematologist 阅读(567) 评论(0) 推荐(0) 编辑

2016年8月14日

UVM_phase

摘要: 1、UVM 中的phase 1、右边的是task phase,消耗时间的phase; 2、左边的是function phase,不消耗仿真时间; 3、uvm_component 的实例化只能在build_phase中; 4、uvm_object的实例化可以在任何phase完成; 2、phase的执行 阅读全文

posted @ 2016-08-14 15:00 hematologist 阅读(1437) 评论(0) 推荐(0) 编辑

2016年5月5日

UVM-1

摘要: 1、UVM学习心得 花了两天时间看完了<<UVM实战>>第二章到第三章。很有趣,所以很迫不及待的看了90页,很多细节的东西没有在意,但是对UVM验证平台的框架已经有了认识。 还发现一个很好的学习网站:www.testbench.in 1、UVM验证平台的搭建就是不断的把小的不同功能类放到大的容器类中 阅读全文

posted @ 2016-05-05 22:11 hematologist 阅读(377) 评论(0) 推荐(0) 编辑

2016年4月25日

uvm_test

摘要: 1.uvm_test 如何启动的? 1.将testname也就是这里的base_test传入run_test()中 2.通过argments的方式指定testname run_test() 全局变量指向uvm_root,在tb_top中调用。 uvm_root中有个run_test的函数 阅读全文

posted @ 2016-04-25 21:10 hematologist 阅读(1073) 评论(0) 推荐(0) 编辑

条件编译ifndef、ifdef、endif

摘要: 1、条件编译命令最常见的形式为: 当标识符已经被定义过(一般是用#define命令定义),则对程序段1进行编译,否则编译程序段2。 其中#else部分也可以没有,即: 2、条件编译命令另一种形式: 只是第一行与第一种形式不同:将“ifdef”改为“ifndef”。它的作用是:若标识符未被定义则编译程 阅读全文

posted @ 2016-04-25 14:12 hematologist 阅读(779) 评论(0) 推荐(0) 编辑

2016年4月19日

modelsim uvm lab

摘要: 1.在modelsim的安装目录下的 UVM-1.1d/win64下,就有一个uvm_dpi.dll。 2.以hello_world.sv这个例子为例,说明验证环境的搭建。在这个文件目录下,有3个文件。 Hello_world.sv: 验证的代码 Run.bat: windows运行的脚本 Sim. 阅读全文

posted @ 2016-04-19 21:32 hematologist 阅读(346) 评论(0) 推荐(0) 编辑

2016年4月9日

systemverilog 枚举类型

摘要: 1.定义枚举类型 2.定义枚举变量 3.枚举变量的方法: 阅读全文

posted @ 2016-04-09 11:31 hematologist 阅读(1844) 评论(0) 推荐(0) 编辑

verilog forloop/generate

摘要: 1.verilog for loop实现全加器 2.verilog generate 实现不同的实现方式的选择? 阅读全文

posted @ 2016-04-09 10:20 hematologist 阅读(435) 评论(0) 推荐(0) 编辑

2016年3月27日

常用基本电路

摘要: 基本电路总结 1、握手信号: 2、跨时钟域的握手通信电路: 3、异步复位同步释放: 首先分析一下异步复位为什么会引入亚稳态,异步复位信号在释放的时候,如果正好与时钟的采样沿对齐的话,那么由于不确定复位信号释放之后,到底是复位的值,还是采样的新的值。对于级联的寄存器,这种问题就更加难以确定。这就是异步 阅读全文

posted @ 2016-03-27 22:01 hematologist 阅读(450) 评论(0) 推荐(0) 编辑

上一页 1 ··· 3 4 5 6 7 8 9 下一页

导航