2019年3月18日

4k/1k边界问题

摘要： AXI总线，burst操作，不能跨4K边界问题！ 在Master_A设计中，假如Master_A只操作一块64M SDRAM（此Master_A不操作任何其他Slave)，读写的数据量远远大于4K。因此其中某个Burst的操作可能 会出现在4K边界上。 请问: 在这样的情况下，Master_A设计的 阅读全文

posted @ 2019-03-18 19:43 hematologist 阅读(3362) 评论(0) 推荐(1) 编辑

AXI

摘要： 1、Cachable和bufferable一个Master发出一个读写的request，中间要经过很多Buffer，最后才能送到memory。这些Buffer的添加是为了outstanding，timing，performance等。Buffer有两种类型：一种FIFO结构，仅仅就是保存发送Requ 阅读全文

posted @ 2019-03-18 14:22 hematologist 阅读(443) 评论(0) 推荐(0) 编辑

导航