2016年9月2日

SVA

摘要： 1、SVA对时序及逻辑较为关心的模块进行直接断言检查。以验证DUT内部信号的时序关系是否符合预期 1、mem 接口：对1r1w的伪双口ram，对2r2w的真双口ram，的读写冲突进行检测。 2、fsm状态机：对状态跳转及状态输出进行监控。 3、coverage收集：某些场景下，信号的组合方式是否进行 阅读全文

posted @ 2016-09-02 08:59 hematologist 阅读(816) 评论(0) 推荐(0) 编辑

导航