摘要: 当在组合逻辑中使用if-else语句或case语句时,如果条件判断中产生了“保持”的结果,则会产生锁存器,这在FPGA设计中是不被允许的,如下例代码所示: always @(*) begin if(a>50) begin b = 0; end else if(a < 50) begin b = 1; 阅读全文
posted @ 2024-05-11 16:30 Yamada_Ryo 阅读(58) 评论(0) 推荐(0) 编辑