LQ120150

摘要： 1、流程图 阅读全文

摘要： Verilog HDL编写原则： 可移植性强（多用宏定义；少用嵌入代码中的常数，即Magic Number；使用头文件）； 必要的注释，代码易读； 模块间耦合尽可能低； 变量名与宏的命名规则： 变量名使用英文小写字母、数字、下划线（_）命名，负逻辑信号线的名称以下划线（_）结尾； 宏使用英文大写字母 阅读全文

摘要： FPGA中，经常会用到FIFO来缓冲数据或者跨时钟传递数据。 1、Almost full & Almost empty 作为初学者，最开始使用FIFO的时候，对于它的理解，无非是配置好位宽、深度；如有必要，再加上Full、Empty信号即可；或者在跨时钟应用中，选用DCFIFO。 FIFO中有两个信 阅读全文

摘要： 对于Avalon Master来讲，Address信号代表一个字节（8 bit）的地址。Address的值必须与字节的宽度对齐，如果要对某个word的byte写，需要首先使用byteenable信号； 对于Avalon Slave来说，Address是一个WORD（32 bit）的地址，或者是Sym 阅读全文

摘要： Nios II Host Based File System 允许运行在Nios II的程序，在Debug模式下，通过Altera download cable来读写PC上当前工程目录下（及其子目录）的文件。 阅读全文

摘要：  阅读全文

摘要： 1、如果使用uCOS，那么Qsys中Nios II核就不能使用外部中断控制器（EIC）。 2、遇到很迷惑的问题，运行uCOSII的实例代码，总是在第二个 出错。 单步调试后，发现代码在执行到 汇编代码为 时出错，暂停程序运行后，程序指向 处。 阅读全文

摘要： μC/Probe 1、添加文件 2、配置 2.1、选择接口 这里只选择RS232 2.2、通用设置 保持默认值 2.3、RS232设置 将任务优先级改为20，串口选用 这里PROBE_RS232_CFG_PARSE_TASK_EN用于设置是否创建ParseTsk，如果禁用，则使用中断的方式。 3、移 阅读全文

摘要： [TOC] Platform Library提供了一组适用于开发板的API函数。我们可以使用它来快速入手开发板。 1、启动CCS，建立一个空的工程 2、添加include路径 "C:\Program Files\Texas Instruments\pdk_C _1_0_0_xx\packages" 阅读全文

摘要： 一、不同实时操作系统的性能和比较 1、Vxworks Vxworks在实时操作系统行业内处于领先地位，拥有众多的用户。它支持32位、64位以及多核处理器，支持ARM、Intel、PowerPC等体系。主要应用于国防、航空航天、汽车、医疗和工业领域。它具有优秀的开发环境和软件支持，但是昂贵的价格让开发 阅读全文