2020年6月10日
SignalTap-II waiting for clock
摘要： 1. 检查时钟引脚配置（pin planner）引脚是否配置正确 2.检查硬件时钟输出，是否有波形 有源晶振通常上电就有输出，出问题可能性较小 无源晶振太容易出问题了，动不动就不振荡 两侧的电容大小是否配的相同？ 两侧电容接法是否正常，通常两侧电容另一边接地较容易起振 3. STP的采样时钟 采样时 阅读全文
posted @ 2020-06-10 16:24 Rem~~ 阅读(1540) 评论(0) 推荐(0) 编辑