会员
周边
捐助
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
Rem~~
博客园
首页
新随笔
联系
管理
订阅
Error (10278): Verilog HDL Port Declaration error at **.v(21): input port "**" cannot be declared with type "<a variable data type, e.g. reg>"
错误原因:端口声明错误
解决办法:比如input端口不能被定义为reg类型
posted @
2020-05-27 21:03
Rem~~
阅读(
2775
) 评论(
0
)
编辑
收藏
举报
会员力量,点亮园子希望
刷新页面
返回顶部
公告