limanjihe

Serial interface (RS-232)

摘要：转自：http://www.fpga4fun.com/SerialInterface.html A serial interface is a simple way to connect an FPGA to a PC. We just need a transmitter and receiver 阅读全文

posted @ 2018-11-15 15:16 limanjihe 阅读(455) 评论(0) 推荐(0) 编辑

Linux下安装微信（转）

摘要：扩展：https://www.cnblogs.com/dunitian/p/9124806.html 安装过程如下：１．下载最新版本tar.gz压缩包https://github.com/geeeeeeeeek/electronic-wechat/releases/download/V2.0/li 阅读全文

posted @ 2018-11-15 15:05 limanjihe 阅读(21606) 评论(0) 推荐(0) 编辑

《图解HTTP》读书笔记（转）

摘要： reference:https://www.cnblogs.com/edisonchou/p/6013450.html 目前国内讲解HTTP协议的书是在太少了，记忆中有两本被誉为经典的书《HTTP权威指南》与《TCP/IP详解，卷1》，但内容晦涩难懂，学习难度较大。其实，HTTP协议并不复杂，理解起阅读全文

posted @ 2018-11-14 15:48 limanjihe 阅读(228) 评论(0) 推荐(0) 编辑

《图解TCP/IP》读书笔记（转）

摘要： reference: https://www.cnblogs.com/edisonchou/p/5987827.html 一、国际惯例：书托这是一本图文并茂的网络管理技术书籍，旨在让广大读者理解TCP/IP的基本知识、掌握TCP/IP的基本技能。书中讲解了网络基础知识、TCP/IP基础知识、数据阅读全文

posted @ 2018-11-14 15:44 limanjihe 阅读(242) 评论(0) 推荐(0) 编辑

7 Serial Configuration 理解（三）

摘要： *Dynamic Reconfiguration Port(DRP) 动态重配置端口：在7系列FPGA中，配置存储器主要用于实现用户逻辑，连接和I / O，但它也用于其他目的。例如，它用于指定功能块中的各种静态条件，例如时钟管理块（CMT）。有时，应用程序需要在功能块运行时更改功能块中的这些条件。阅读全文

posted @ 2018-11-12 10:51 limanjihe 阅读(1251) 评论(0) 推荐(0) 编辑

7 Serial Configuration 理解（二）

摘要： *Serial Configuration Mode 串行配置模式分为：Master Serial 和 Slave Serial （如下图）两类；两者的区别在与CCLK的输入输出方向；主动模式下为输出方向，从模式下为输入方向； Slave Serial模式最典型应用于串行菊花链或者用外部控制器和C 阅读全文

posted @ 2018-11-10 15:03 limanjihe 阅读(4177) 评论(0) 推荐(1) 编辑

7 Serial Configuration 理解（一）

摘要： reference : ug470- 7 series config.pdf 7系列器件有5种配置接口，每种配置接口对应一种或者多种配置模式和总线位宽。配置时序相对于引脚的CCLK，即使在内部产生CCLK的主模式下也是如此。 Master模式包括： serial / spi / bpi / sele 阅读全文

posted @ 2018-11-09 15:30 limanjihe 阅读(8011) 评论(0) 推荐(0) 编辑

Ubuntu 14.04 安装 Xilinx ISE 14.7 全过程（转）

摘要： reference:https://www.cnblogs.com/tracyone/p/3561781.html 按照ISE后，建立ISE启动连接；这个帖子作为我安装xilinx ISE 14.7版本一个记录。希望给需要的人一些帮助，这些内容绝大部分也是来源于互联网。软硬件： lsb_rele 阅读全文

posted @ 2018-11-03 16:37 limanjihe 阅读(497) 评论(0) 推荐(0) 编辑

BCM5396的SPI理解

摘要：参考文档链接：https://pan.baidu.com/s/1kuXJmULwtjOW1TeOuTRPQQ *时钟极性和相位 BCM538X / BCM5396用于根据以下标准发送/接收SPI数据：•时钟极性（CPOL）= 0或1 ；•时钟相位（CPHA）= 1 ；CPOL由SS在空闲状态下从高电阅读全文

posted @ 2018-11-01 22:56 limanjihe 阅读(3879) 评论(5) 推荐(1) 编辑

理解AXI Quad Serial Peripheral Interface(SPI) IP核

摘要： reference : PG153-AXI Quad SPI v3.2 LogiCORE IP Product Guide.pdf 在使用MicroBlaze过程中，调用了此IP，所以有必须仔细学习下；名词： XIP： eXecute In Place Motorola M68HC11 支持特性：阅读全文

posted @ 2018-11-01 18:27 limanjihe 阅读(11430) 评论(2) 推荐(0) 编辑

导航

公告