limanjihe

摘要： 在FPGA开发设计中，经常是多个时钟同时工作于同一模块中，不同时钟域的信号间要保证稳定通信，必须要处理好时序问题，也就是要充分考虑信号的建立和保持时间，以下是在设计中常用的单脉冲信号的处理方法： r_PULSE_O <= { r_PULSE_O[1:0] , r_PULSE_I} ; 理论上，相当于 阅读全文

摘要： reference: https://blog.csdn.net/greenapple_shan/article/details/52799631 https://blog.csdn.net/lyd135364/article/details/78623119 使用虚拟机的过程中，遇到LINUX开辟 阅读全文

摘要： FPGA低温不能启动分析 现象描述：在给medium板光端机做低温试验时，分别给发送版、接收板断电重新启动，发现有的板子在-40°可以启动，而有些板子在-20°都不能启动，需要升高温度到0°以上才能启动，此时观察到的现象是指示状态的4个led灯都点亮，表现为FPGA一直处于复位模式。 针对这一问题， 阅读全文

摘要： FPGA复位的可靠性（同步复位和异步复位） reference:http://www.eetop.cn/blog/html/17/743817-24442.html 一、特点： 同步复位：顾名思义，同步复位就是指复位信号只有在时钟上升沿到来时，才能有效。否则，无法完成对系统的复位工作。用Verilo 阅读全文

摘要： 使用FIFO积累 （1）FIFO作为跨时钟域使用； 多bit位宽，尽量使用FIFO进行跨时钟域；如果仅仅是打两拍解决的话，会引起vivado布线困难；造成临近逻辑不稳定； 避免过约束引起的时序问题； （2）FIFO作为数据位宽转换使用； 一般在同一时域下不必用FIFO作为位宽的转换；若跨时钟域可以采 阅读全文

摘要： 放弃CSDN的原因： （1） 广告多； （2）广告内容LOW； （3）广告喧宾夺主； CSDN的优点： （1）用的时间长，积累多； （2）Markdown编辑器不错； （3）用户评价机制； 阅读全文