对FPGA的时钟资源理解(更新中)
摘要:
7系列FPGA中包含了多达24个CMT(时钟管理单元)(实际上V7常见只有20个),MMCM和PLL均为时钟综合器,对外部输入时钟、内部时钟进行处理,生成需要的低抖动时钟。PLL是MMCM的功能子集,也是基于MMCM的。其中MMCM包含的额外特性有: 输入多路复用器从IBUFG,BUFG,BUFR, 阅读全文
posted @ 2018-10-14 00:37 limanjihe 阅读(4760) 评论(0) 推荐(0) 编辑