摘要：1 UART通信协议 1.1 UART通信的物理连接 图1 UART的物理连接 1.2 逻辑电平 用电平表示逻辑1和逻辑0，逻辑1和逻辑0用来组织计算机层面的数据。 1.3 电平标准 根据通讯使用的电平标准不同，串口通讯可分为 TTL标准及 RS-232 标准。 1.4 协议解析 通讯双方需要约定波 阅读全文

摘要：对Figure7-4的说明： 上电时，PLL没被启动，FCLK等于外部输入时钟，称为Fin。 1 上电几毫秒后，晶振（OSC）输出稳定，FCLK = Fin，nRESET恢复高电平后，CPU开始执行指令。 2 设置MPLL，等待Lock Time（使MPLL输出稳定），MPLL稳定输出，CPU工作于新的工作频率（在Lock Time期间，FCLK停震，CPU停止工作）。 具体的配... 阅读全文

摘要：1 说明 实验平台： JZ2440 CPU： S3C2440 2 S3C2440的启动过程 图1 S3C2440A Memory Map after Reset S3C2440支持从多种存储设备启动：NOR/NAND Flash, EEPROM, 等等。芯片内部有4K SRAM用于启动设备使用。至于，设备最终以哪一种方式启动，通过配置芯片的OM引脚，由芯片内部实现。... 阅读全文

摘要：1 说明实验平台： JZ2440CPU： S3C24402 ARM-THUMB Procedure Call Standard（ATPCS: ARM-Thumb过程调用标准） 图1 ATPCS中各寄存器的使用规则和名称2.1 数据栈结构我们使用的栈结构为FD（Full Descending）类型。注意：栈基址所指向的内存单元，不存放... 阅读全文

摘要：SDRAM的调试总结1 说明实验平台： JZ2440CPU： S3C2440SDRAM型号： EM63A165TS-6G 2 SDRAM的一些基本概念2.1 引脚分配 2.2 引脚描述A0-A12 ：地址线DQ0-DQ15 ：数据线LDQM、UDQM ：数据屏蔽控制BA0-BA1 ：L-BANK地址线CLK ：时钟CKE ：时钟使能CS# ：片选WE# ：写使能CAS# ：列地址选通脉冲RAS# ... 阅读全文