摘要：
尽管在FPGA设计中，广泛使用芯片厂家集成的锁相环资源如altera的PLL，Xilinx的DLL来进行时钟的分频，倍频以及相移。但在对时钟要求 不高或资源有限的情况下，使用硬件描述语言设计电路来进行时钟的分频相移非常实用。因此分频器的设计仍然是FPGA中比较常用的一个设计，同时又被许多公司拿来作为面试题，称其为经典设计也不为过。本文所要讨论的是使用Verilog语言来设计等占空比任意整数分频器。为方便使用和比较，将不同分频倍数的分频器放在了一个模块中。以下是设计的Verilog实现：freq_divide.v`timescale 1ns / 100ps//////////////////// 阅读全文
摘要：
并行输入的CRC32校验算法module crc32 #(parameter N=4)( input rst, /*async reset,active low*/ input clk, /*clock input*/ input [N*8-1:0] data_in, /*Serial data input pins */ input d_valid, /* data valid,start to generate CRC, active high*/ output ... 阅读全文
摘要：
新建工程文件File>New Project Wizard，如图1所示设置工程的文件夹目录及工程名，如图2所示因为还没有创建demo1文件夹，Quartus II弹出一个对话框，询问是否新建所需文件夹，如图3所示。单击Yes，将会出现图4如果有已存在的文件，在此框图中添加，如果没，单击Next，将会出现图5选择器件家族和指定的器件，单击Next，出现图6指定一些第三方EDA工具。持续Simulation选用ModelSim-Altera，格式为Verilog HDL。单击Next，出现图7设置一览如图10所示。单击Finish，返回Quartus II主体窗口。标题栏将显示clk工程，如 阅读全文
摘要：
1.将破解文件夹中的bin64文件夹中的sys_cpt.dll拷贝到.. \Quartus.II.v10.1\quartus\bin64 2.将破击文件夹中的echos-keygenaq10.exe放到.. \Quartus.II.v10.1\quartus\bin64双击生成license.dat 3.如图License Setup中设置 如图导入上述的license.dat文件 阅读全文
摘要：
1.概述 CRC即Cyclic Redundancy Check，循环冗余校验，是一种数字通信中的常用信道编码技术。其特征是信息段和校验字段的长度可以任意选定。2.CRC校验的基本原理： CRC码是由两部分组成的，前部分是信息码，就是需要校验的信息，后部分是校验码，如果CRC码长共n bit，信息码长k bit，就称为(n,k)码，剩余的r bit即为校验位。如：(7,3)码：1101001，前三位110为信息码，1001为校验码。3.校验码的生成规则： 1)将原信息码左移r bit，右侧补零，如 110--> 110 0000； 2)用110 0000除以g(x) (注意，使用的是模. 阅读全文
摘要：
1.OrCAD,必须熟练使用，要上手项目2.C语言，谭教材以及一本英文课程3.PSOC，简单的学习一下，了解个大概4.OrCAD,必须熟练使用，要上手项目月末总结 阅读全文
摘要：
1.熟悉外设capsense的简单使用，使用到了两个button，一个5元素的slide，Cypress提供算法供调用检测外设capsense。2.jtag编程将micro-usb连接在板子的J1口上3.结果如图所示4.* Hardware connection on the Kit* Slider - P5[0] - P5[4]* Button1 - P5[5]* Button2 - P5[6]* LCD 2[0-6]5.示例代码 1 #include 2 3 /* Define constants for capsense button and slider */ 4 #define .. 阅读全文
摘要：
一.OrCAD电路设计与实践，电子工业出版社2009年华春梅主编 这个系列的书都很好，易上手，简单明了，没有太多的注水的东西。1.1原理图工具使用的是OrCAD公司的Design Entry CIS，对应于以前版本的Capture CIS。1.2如图所示，CIS软件功能框图分为五个模块 项目管理模块，对电路设计实行项目管理，管理各种资源文件及电路图的绘制 元器件编辑模块，修改元件库中的元器件或者田间新的。 电路图绘制模块，绘制各种电路原理图，如单页式，平坦式，层次式及混合式。 元器件信息系统CIS，对元器件库进行高效管理，可实现互联网查询 后续处理工具，对元器件自动编号，设计规则检查，... 阅读全文
摘要：
1.多次相遇中的2倍关系
是指若甲乙二人同时从两端匀速相向而行，对单个人而言，从一次相遇到相邻的下一次相遇，他走了从出发到第一次相遇的路程的2倍。
2.多次相遇中的等差关系
是指若甲乙二人同时从两端匀速相向而行，对两人而言，第一次相遇走了总路程的1倍，第二次相遇走了总路程的3倍，第三次相遇走了总路程的5倍，第四次相遇走了总路程的7倍，……，依次类推，每相遇一次，两人走的总路程比上次多了2倍的路程，即两人走的总路程构成一个等差数列。(这个原理对单个人而言同样适用) 阅读全文
摘要：
一、世界著名电路板设计软件公司 在PCB设计工具领域，主要有三大公司在中国市场竞争，Cadence、Mentor Graphics和Altium。Altium主打中低端市场，所以在中高端市场就是Cadence和Mentor Graphics两家竞争。二、各个公司产品简介1.Cadence公司 该公司在EDA领域处于国际领先地位，旗下PCB设计领域有市面上众所周知的 OrCAD和Allegro SPB两个品牌，其中OrCAD为90年代之收购品牌，Allegro SPB为其自有品牌，早期版本称为Allegro PSD。经过十余载之整合，目前Cadence PCB领域仍执行双品牌战略，OrCAD.. 阅读全文