摘要：
9-1 9-2 9-3 9-4 阅读全文
摘要：
8-2 8-3 8-4 8-5 8-6 8-7 阅读全文
摘要：
401. Binary Watch A binary watch has 4 LEDs on the top which represent the hours (0-11), and the 6 LEDs on the bottom represent the minutes (0-59). Ea 阅读全文
摘要：
7-3 7-4 7-5 7-6 7-7 7-8 7-9 7-10 阅读全文
摘要：
书籍中给出的源码在VS2017环境下编译会报错，因为VS2017需要使用strcpy()的安全版本strcpy_s()，然而当我们直接替换时，编译器仍然会报错，这是因为strcpy_s()中的参数与strcpy并不完全相同，需要保证缓冲区，直接new的话仍然会报错，需要在strcpy_s()中第二个 阅读全文
摘要：
主要采用递归的思想，假设三个塔A，B，C。根据汉诺塔规则，需要将A转移至C，借助中间量C。对于一个n层汉诺塔，只需将n-1层移至B，将第n层移至C，此时再以A为中间量将当前B中的n-1层中的n-2层移至A，最后一层移至C，如此循环，即可将所有盘移至C，并按顺序放置。 阅读全文
摘要：
当全部使用if判断时，优先级从上到下(往下优先级越高)，如果在某一级（设为第n级）的if下加入了else，则当第n级不成立时，则执行else中的语句，前面的n-1级中的判断即使成立也将无效。 当使用if /else if判断时，第一级优先级最高，当第n级结果成立后，后面的n+1,n+2...等即使成 阅读全文
摘要：
时序指的是一个设计的时钟速度。在设计中任何两个时序元件之间的最大延时将决定最大的时钟速度。最高速度或最大频率可以直接按照著名的最大频率方程定义（不考虑时钟到时钟的抖动）： 最大频率 其中Fmax是时钟可允许的最大频率，Tclk-q是从时钟到达直至数据到达Q端的时间，Tlogic是逻辑通过触发器之间的 阅读全文
摘要：
作为实现RS232串行通信的Verilog实现的预备工作，使用Verilog实现了同步FIFO的功能，其代码段如下 主要思想是通过两个输入对读写进行控制，创建一个数组向量，存储每次写入的值，采用先进先出（即FIFO）的思想，当写满时，发送满指令，读空时发送空指令。 此法与网络上能够搜到的其他方法大同 阅读全文
摘要：
记录自己写的呼吸灯小程序，程序未经重构，总体较粗糙，望看官见谅。 主体思想是基于PWM脉冲宽度调制来控制LED呈现出一种由暗到亮-由亮到暗的渐变效果； 由于程序比较简单，故程序中没有给出详细注释，在这里大概说一下其两个always块的作用， 第一个always块下面主要是实现一个闪烁频率为50Hz（ 阅读全文