2018年12月29日
Verilog实现同步FIFO
摘要： 作为实现RS232串行通信的Verilog实现的预备工作，使用Verilog实现了同步FIFO的功能，其代码段如下 主要思想是通过两个输入对读写进行控制，创建一个数组向量，存储每次写入的值，采用先进先出（即FIFO）的思想，当写满时，发送满指令，读空时发送空指令。 此法与网络上能够搜到的其他方法大同 阅读全文
posted @ 2018-12-29 22:53 Lightmonster 阅读(1553) 评论(0) 推荐(0) 编辑