摘要：verilog中进行四则运算时，需要注意区分原码补码的使用。 以加法运算为例，如果不对右值进行显式说明($signed)，则默认为无符号数，显式说明需完整，即对每一个右值都进行$signed描述，否则verilog将对混合运算的右值都当做无符号数进行运算，显式说明将失效。 不使用显式说明$signe 阅读全文

摘要：当全部使用if判断时，优先级从上到下(往下优先级越高)，如果在某一级（设为第n级）的if下加入了else，则当第n级不成立时，则执行else中的语句，前面的n-1级中的判断即使成立也将无效。 当使用if /else if判断时，第一级优先级最高，当第n级结果成立后，后面的n+1,n+2...等即使成 阅读全文

摘要：作为实现RS232串行通信的Verilog实现的预备工作，使用Verilog实现了同步FIFO的功能，其代码段如下 主要思想是通过两个输入对读写进行控制，创建一个数组向量，存储每次写入的值，采用先进先出（即FIFO）的思想，当写满时，发送满指令，读空时发送空指令。 此法与网络上能够搜到的其他方法大同 阅读全文

摘要：记录自己写的呼吸灯小程序，程序未经重构，总体较粗糙，望看官见谅。 主体思想是基于PWM脉冲宽度调制来控制LED呈现出一种由暗到亮-由亮到暗的渐变效果； 由于程序比较简单，故程序中没有给出详细注释，在这里大概说一下其两个always块的作用， 第一个always块下面主要是实现一个闪烁频率为50Hz（ 阅读全文