摘要:
6.2 PCB板叠层方式4层板:L1和L4信号线,L2地线层,L3电源层。如果L4层上的元器件较少,是主布线层,那么将L2改为电源,L3为地,效果可能会更好些。6层板:L2和L5为地线层和电源层,其它为信号层。8层板:并没有增加走线层, 但是增加了地和电源平面层, 效果会更好些.6.3 线阻抗的考虑... 阅读全文
摘要:
以Micron公司的MT29F2G08为例介绍NAND Flash原理和使用。1. 概述 MT29F2G08使用一个高度复用的8-bit总线(I/O[7:0])来传输数据、地址、指令。5个命令脚(CLE、ALE、CE#、WE#)实现NAND命令总线接口规程。3个附加的脚用作: 控制硬件写保护(WP#... 阅读全文
摘要:
数字视频信号以SXGA为例,其时序如下: 垂直: 水平: 图中DSPTMG为使能信号,VSYNC为场同步信号,HSYNC为行同步信号。在行场的消隐期(T1与T7),DSPTMG为低电平,在此期间无有效视频数据。 注意一个重要参数:对于这个时序的SXGA点频是108MHz1066×1688×60=10... 阅读全文
摘要:
1 概述1.1 连接结构图1 TMDS连接结构数据流中包含了像素和控制数据,发送器在任何给定的输入时钟周期,到底是编码像素数据还是控制数据取决于数据使能信号DE,DE有效时,指示像素数据要被发送,注意,当发送像素数据的时候,忽略控制数据,反之,发送控制数据的时候,忽略像素数据。在接收端,恢复的像素(... 阅读全文
摘要:
阅读全文
摘要:
1.L1 CACHE的Miss和Hit1.1 Read Miss见2.1。1.2 Write MissL1D是Read-allocate CACHE,意味着仅在发生Read Miss时才会读入新的行。如果写Miss发生,数据通过一个Write Buffer写到低一级内存,从而把L1D CACHE旁路... 阅读全文
摘要:
1. 基本概念l元素传输(Element transfer):在1D传输中,从源到目的的单个数据元素的传输,每个同步事件触发一个元素的传输。l帧(Frame):在1D传输中,一组元素组成一帧,元素可以连续也可以有间隔(通过元素索引),一个同步事件可以触发一帧的传输。l数组(Array):在2D传输中... 阅读全文
摘要:
PAL模拟信号1.PAL技术指标:每帧行数:625扫描方式:2:1隔行扫描扫描顺序:水平行:自左至右;垂直场:自上至下;奇偶场:奇场在前,偶场在后行频:15625hz=625行/帧ⅹ25帧/秒图像宽高比:4:3视频带宽:6MHz每行采样样本N:13.5MHZ/(625*25)=864每一扫描行的有效... 阅读全文
摘要:
Allocation在CACHE中发现一个位置,并把新的cache数据存到这个位置的过程。这个处理过程可能包括evicting(驱逐)cache中已存在的数据,从而为新的数据腾出空间。Associativity指每个Set(集)里包含的line frames(行帧)数。也就是cache的way(路)... 阅读全文
摘要:
一、分类1、按光圈可分为自动光圈镜头和手动光圈镜头。2、按焦距可分为定焦镜头和变焦镜头。3、按尺寸大小可分为1″(25mm)、1/2″(3mm)、1/3″(8.5mm)和2/3″(17mm)二、主要性能指标1、焦距 焦距的大小决定着视场角的大小,焦距数值越小,视场角越大,所观察的范围越大,但距离远的... 阅读全文