摘要：
8. PLD/FPGA IO电平兼容原则 l I/O单元：是芯片与外界电路的接口部分，需要完成不同电气特性下对输入/输出信号的驱动与匹配要求。 l I/O BANK：FPGA的IO被划分为若干个bank，每个BANK都有VCCO和VREF。 l IO标准：根据外部器件需求，选择IO标准。IO标准由V 阅读全文
摘要：
CPLD/FPGA基础知识 1. CPLD/FPGA的发展现状和发展趋势 发展方向： l 低电压，大容量，低功耗 l IP核复用，系统集成 l 动态可重构 一定条件下芯片不仅具有系统重新配置电路功能的特性，还具有在系统动态重构电路逻辑的能力。要求重构时间缩短到ns级。 l 与ASIC互容，结合应用需 阅读全文
摘要：
7. CPLD/FPGA的加载电路.JTAG/PS/AS及CPU加载电路与时序要求 l 配置管脚 MSEL[1:0] 选择配置模式，JTAG模式下会忽略 AS (20M) 00 EPCS PS 01 EPS或微机 FAS（40M） 10 EPCS JTAG ** 微机 nSTATUS 指示配置开始状 阅读全文
摘要：
从FPGA的工艺整理FPGA多种下载方式。 ROM EEPROM和EPROM以及FLASH都是非易失性存储器，可对器件多次编程。 1、 EEPROM与EPROM EEPROM电擦除，可在线编程 EPROM擦除方式复杂，需用紫外线擦除，或者专门的擦除器，只能离线写入程序。 2、 EEPROM 与Fla 阅读全文