2015年10月6日
理解SerDes 之三
摘要： 3.抖动和信号集成( Jitter, SI )抖动是指信号的跳边时刻偏离其理想(ideal)或者预定(expected)时刻的现象。噪声，非理想的信道，非理想的电路都是产生抖动的原因。3.1 时钟的抖动(clock jitter)Figure 3.1Clock Jitter对于时钟信号，根据应用场景... 阅读全文
posted @ 2015-10-06 20:49 苍月代表我 阅读(1109) 评论(0) 推荐(0) 编辑
理解SerDes 之二
摘要： 2.3接收端均衡器( Rx Equalizer)2.3.1线形均衡器(Linear Equalizer)接收端均衡器的目标和发送均衡器是一致的。对于低速(5Gbps)SerDes，由于信号的抖动(如ISI相关的确定性抖动)可能会超过或接近一个符号间隔(UI, Unit Interval), 单单使用... 阅读全文
posted @ 2015-10-06 20:47 苍月代表我 阅读(2739) 评论(0) 推荐(0) 编辑
理解SerDes 之一
摘要： 理解SerDesFPGA发展到今天，SerDes(Serializer-Deserializer)基本上是标配了。从PCI到PCI Express, 从ATA到SATA，从并行ADC接口到JESD204, 从RIO到Serial RIO,…等等，都是在借助SerDes来提高性能。SerDes是非常复... 阅读全文
posted @ 2015-10-06 20:46 苍月代表我 阅读(3127) 评论(0) 推荐(0) 编辑