会员
周边
众包
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
苍月代表我
思念着你的人所在的地方就是你的归处...
博客园
首页
新随笔
联系
订阅
管理
2015年4月1日
FPGA STA(静态时序分析)
摘要: 1 FPGA设计过程中所遇到的路径有输入到触发器,触发器到触发器,触发器到输出,如下图所示:这些路径与输入延时输出延时,建立和保持时序有关。2. 应用背景 静态时序分析简称STA,它是一种穷尽的分析方法,它按照同步电路设计的要求,根据电路网表的拓扑结构,计算并检查电路中每一个DFF(触发器)的建立...
阅读全文
posted @ 2015-04-01 22:55 苍月代表我
阅读(1395)
评论(0)
推荐(0)
编辑