摘要： 一，概述将已有的FPGA功能模块封装成IP，方便在Vivado中使用。二，IP封装流程在Vivado工程中，选择菜单栏中的Tools，然后再下拉菜单中选择Creat and Package IP… 。如图1所示。 图1 创建或打包IP然后弹出向导，如图2所示。 图2 IP创建向导点击 next，进入 阅读全文

摘要： [IP_Flow 19-3153] Bus Interface 's00_axi_aclk': ASSOCIATED_BUSIF bus parameter is missing. https://blog.csdn.net/u011221336/article/details/77743829 P 阅读全文