摘要: 此设计的结构包括:1.移位寄存器链,n阶的有n-1个寄存器。2.第一次累加部分。由fir滤波系数对称可得到对称的寄存器相加可以减小电路规模,所以第一次累加很有必要。3,锁存并移位部分。此部分是为了通过移出lut地址,通过给出lut地址即可得到lut输出。4,lut部分,该部分实现的主要功能是输出不同... 阅读全文
posted @ 2014-07-07 16:28 lianjiehere 阅读(502) 评论(0) 推荐(0) 编辑
摘要: Multisim的电路分析方法:主要有直流工作点分析,交流分析,瞬态分析,傅里叶分析,噪声分析,失真分析,直流扫描分析, 灵敏度分析,参数扫描分析,温度扫描分析,零一极点分析,传递函数分析,最坏情况分析,蒙特卡罗分析,批处理分析,用户自定义分析,噪声系数分析。1.直流工作点分析(DC Operati... 阅读全文
posted @ 2014-07-02 17:44 lianjiehere 阅读(5289) 评论(0) 推荐(0) 编辑
摘要: 摘要本文讨论的FIR滤波器因其具有严格的线性相位特性而得到广泛的应用。在工程实践中,往往要求信号处理具有实时性和灵活性,本论文研究FIR的FPGA解决方案正体现了电子系统的微型化和单片化。本论文主要讨论了以下的问题:首先,以FIR滤波器的基本理论为依据,研究适应工程实际的数字滤波器的设计方法,确定了... 阅读全文
posted @ 2014-06-28 09:06 lianjiehere 阅读(3797) 评论(0) 推荐(0) 编辑
摘要: 这里的内存模型指的是内存的行为模型。Verilog中提供了两维数组来帮助我们建立内存的行为模型。具体来说,就是可以将内存宣称为一个reg类型的数组,这个数组中的任何一个单元都可以通过一个下标去访问。这样的数组的定义方式如下:reg [wordsize : 0] array_name [0 : arr... 阅读全文
posted @ 2014-06-27 23:30 lianjiehere 阅读(33542) 评论(0) 推荐(1) 编辑
摘要: FIR滤波器的FPGA实现方法2011-02-21 23:34:15来源:互联网 非常重要的基本单元。近年来,由于FPGA具有高速度、高集成度和高可靠性的特点而得到快速发展。随着现代数字通信系统对于高精度、高处理速度的需求,越来越多的研究转向采用FPGA来实现FIR滤波器。而对于FIR滤波器要充分考... 阅读全文
posted @ 2014-06-24 22:46 lianjiehere 阅读(2265) 评论(0) 推荐(0) 编辑
摘要: MATLAB中用FDATool设计滤波器及使用该文章讲述了MATLAB中用FDATool设计滤波器及使用.1.在Matlab中键入fdatool运行FilterDesignandAnalysisTool。具体使用请参见MatlabHelp中的SignalProcessingToolbox->FDAT... 阅读全文
posted @ 2014-06-24 21:57 lianjiehere 阅读(17431) 评论(0) 推荐(1) 编辑
摘要: 今天又把卷积给忘了。。。然后就发现了这么个有才的文章!信号与挨板子~哈哈哈哈!谈起卷积分当然要先说说冲击函数----这个倒立的小蝌蚪,卷积其实就是为它诞生的。“冲击函数”是狄拉克为了解决一些瞬间作用的物理现象而提出的符号。古人曰:“说一堆大道理不如举一个好例子”,冲量这一物理现象很能说明“冲击函数”... 阅读全文
posted @ 2014-06-24 11:46 lianjiehere 阅读(327) 评论(0) 推荐(0) 编辑
摘要: 基于Altera FPGA的LVDS配置应用一例 在特权同学发表博文《Cyclone III的LVDS接口注意事项》后,不少网友发邮件询问LVDS具体应用的一些问题。这些网友,归根到底,估计是文档看得太少了,或许还缺少动手实践的摸索。做原型开发的知识储备,无外乎两种方式,要么理论,要么实践。理论上前... 阅读全文
posted @ 2014-06-18 22:25 lianjiehere 阅读(2075) 评论(0) 推荐(0) 编辑
摘要: 一直都知道fpga中有latch这么一回事,但是一直都不太清楚到底什么是锁存器,它是怎么产生的,它到底和寄存器有多少区别,它怎么消除。为什么说他不好? 一,是什么 锁存器是一种在异步时序电路系统中,对输入信号电平敏感的单元,用来存储信息。一个锁存器可以存储1bit的信息,... 阅读全文
posted @ 2014-06-14 15:43 lianjiehere 阅读(9038) 评论(1) 推荐(0) 编辑
摘要: 这个实例我们来看看如何对设计进行时序优化,假设设计的顶层框图如图1所示, 该设计在两个系统之间实现了一个POS-PHY第三层链路。图1:POS-PHY顶层设计框图如图所示在POS-PHY第三层接收器模块收到包之后,包检测模块分析一个包里的数据,以确保数据是正确的,比如确保包的长度是1K字,ERR标志... 阅读全文
posted @ 2014-06-13 22:09 lianjiehere 阅读(2229) 评论(0) 推荐(0) 编辑