摘要: 这篇文章是转载的康奈尔大学ece5760课程里边的一个final project,讲的比较通俗易懂,所以转载过来。附件里边是工程文件,需要注意一点,在用modelsim仿真过程中会出现错误,提示非法引用memory,网上搜了一下是因为verilog还不支持数组引用,但是system verilog是... 阅读全文
posted @ 2015-08-06 14:20 lianjiehere 阅读(1191) 评论(0) 推荐(0) 编辑