摘要:
Recovery time is the minimum length of time an asynchronous control signal, for example, and preset, must be stable before the next active clock edge.... 阅读全文
摘要:
前几天老师需要一个设计数据,是有关一个大的FPGA工程中小模块的编译报告,由于时间有点久远,之前的小模块工程已经不知道在哪里了(自己也觉得这里做的很不好,虽然模块小,但设计之初也都是经过仔细设计仿真验证的,应该做好存档才对)……好吧,虽然没了也没关系,其实也很简单,把大工程copy一下,然后把子模块... 阅读全文