2014年6月27日
verilog数组定义及其初始化
摘要： 这里的内存模型指的是内存的行为模型。Verilog中提供了两维数组来帮助我们建立内存的行为模型。具体来说，就是可以将内存宣称为一个reg类型的数组，这个数组中的任何一个单元都可以通过一个下标去访问。这样的数组的定义方式如下：reg [wordsize : 0] array_name [0 : arr... 阅读全文
posted @ 2014-06-27 23:30 lianjiehere 阅读(33542) 评论(0) 推荐(1) 编辑