04 2015 档案

协方差矩阵（转载）
摘要：总结一下，协方差其实就是任意两个维度的数据偏差的乘累加的平均。协方差的意义和计算公式学过概率统计的孩子都知道，统计里最基本的概念就是样本的均值，方差，或者再加个标准差。首先我们给你一个含有n个样本的集合，依次给出这些概念的公式描述，这些高中学过数学的孩子都应该知道吧，一带而过。均值：标准差：方差：很... 阅读全文
posted @ 2015-04-24 14:39 lianjiehere 阅读(331) 评论(0) 推荐(0)
psoc4的capsense总结
摘要：psoc4的capsense算是个比较实用的东西，触摸按键，显得有点高大上，呵呵。今天试用了一下，对照着数据手册，现在总结一下。1，先说原理，官方做文档的时候应该把原理讲一下，不要上来就讲怎么用，怎么配置，如果不知道原理的话那只能照葫芦画瓢了，大致原理就是传感器获得外部电容值的大小然后减去内部基准得... 阅读全文
posted @ 2015-04-23 17:28 lianjiehere 阅读(3398) 评论(0) 推荐(1)
单片机外围电路（转载）
摘要：目前书店有很多关于51单片机应用的书籍有人说现在都用ARM11 和 A15了 51单片机都过时了其实不然，敢问现在玩ARM的同志们真的就了解ARM吗？不说别的 IO口的原理真的搞清楚了吗？为什么上拉？为什么输出要串个电阻？什么是推挽输出？什么是开漏输出？什么叫拉电流 什么叫灌电流？作为输入时应该如何... 阅读全文
posted @ 2015-04-20 10:46 lianjiehere 阅读(2222) 评论(0) 推荐(0)
psoc做dds
摘要：今天用psoc做了dds，现在总结一下。1dds用到的相位累加器是用verilog写的，本来准备用一下datapath，这是和fpga不一样的一点，用了类似alu的结构，但是看手册后发现，虽然可以执行加法操作，但是1）位数固定，只能1,8,16,32等固定长度的数做加法。2）最重要的一点，加法结果不... 阅读全文
posted @ 2015-04-17 15:22 lianjiehere 阅读(703) 评论(0) 推荐(0)
psoc4的中断笔记
摘要：psoc可以自定义中断服务函数。 阅读全文
posted @ 2015-04-16 15:25 lianjiehere 阅读(665) 评论(0) 推荐(0)
碰到一个后仿问题
摘要：今天碰到一个后仿的问题很奇怪，输出一个占空比为20%的100M信号，后仿时候发现输出总是0，很奇怪，于是就逐个排查，每个cell都引出来输入输出，最终发现是iobuffer这个cell有问题，输入正常，输出就变成低电平了，很奇怪。如果把这个信号的脉冲宽度给增大到50%，就没有这个问题了，原因不清楚。... 阅读全文
posted @ 2015-04-02 16:54 lianjiehere 阅读(348) 评论(0) 推荐(0)
关于fpga优化的set input delay 和 set output delay
摘要：set input delay 和set output delay 首先必须明确的是指的外部delay，而非input或output的内部delay，那么这外部delay包含什么呢？包含1，外部路径延时2，外部时钟与fpga输入时钟的clock skew ，包含外部器件的tco或 tsu，对于输入来... 阅读全文
posted @ 2015-04-02 14:58 lianjiehere 阅读(1410) 评论(0) 推荐(0)
关于altera fpga的io时序优化问题
摘要：chip planner中一个io的结构如下图所示其中左边是输出部分右边是输入部分，但是会注意到两个结构：1，寄存器，2，delay模块以下是我的推测：这两个结构是为了做时序优化时用的，在altera提供的时序优化文档中提到有快速输入输出寄存器在io cell里。如果有正确的时序约束的话，quart... 阅读全文
posted @ 2015-04-02 13:56 lianjiehere 阅读(1403) 评论(0) 推荐(0)