摘要： 信号发生器要求： 信号发生器程序： library ieee;use ieee.std_logic_1164.all;entity signal_gen1 isport(clk:in bit;wave:out bit);end signal_gen1;architecture bhv of sign 阅读全文

摘要： 有限状态机（FSM）是时序逻辑电路设计创建的特殊模型技术。 米里（摩尔）型状态机： 组合逻辑电路包含两部分：一部分是pr_stste(present state，当前状态)，另一部分是实际的外部输入信号。 输出信号：nx_state(next state,下一个状态)和实际的电路输出信号。 时序逻辑 阅读全文