会员
周边
众包
新闻
博问
闪存
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
李好123
博客园
首页
新随笔
联系
订阅
管理
2019年11月5日
用VHDL语言编写7人表决器
摘要: 7人表决器,即大于等于3个人同意,结果为成功。用逻辑0和1表示就是超过3个1为真用‘1’表示,不成功用‘0’表示。则其程序如下: library ieee;use ieee.std_logic_1164.all;entity qb7 isport(a:in std_logic_vector(6 do
阅读全文
posted @ 2019-11-05 20:34 李好123
阅读(3918)
评论(0)
推荐(0)
编辑