会员
周边
众包
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
柯西恒等式
博客园
首页
新随笔
联系
订阅
管理
1
2
3
4
5
下一页
2023年3月19日
Verilog基础知识(有符号数运算规则,加减运算,乘法运算中的符号位拓展问题)
摘要: 引用以下相关网址: Verilog基础知识(有符号数运算规则,加减运算,乘法运算中的符号位拓展问题) https://blog.csdn.net/maxwell2ic/article/details/80620991
阅读全文
posted @ 2023-03-19 16:18 柯西恒等式
阅读(72)
评论(0)
推荐(0)
编辑
长短符号数赋值前后变化
摘要: 查看以下博客: Verilog中不同位宽的无符号数和有符号之间赋值的截断和扩展问题 https://blog.csdn.net/qq_31006535/article/details/106216391
阅读全文
posted @ 2023-03-19 16:12 柯西恒等式
阅读(15)
评论(0)
推荐(0)
编辑
2021年5月2日
unbuntu_vcs 启动时遇到的问题记录和解决方法(1)
摘要: 问题一:在进行例程分析启动VCS出现/bin/sh illegal option -h ubuntu 14.0安装synopsys EDA工具,例如vcs,在输入vcs后,显示/bin/sh illegal option -h解决办法:sudo rm -f /bin/shsudo ln -s /bi
阅读全文
posted @ 2021-05-02 15:35 柯西恒等式
阅读(1876)
评论(2)
推荐(0)
编辑
2020年9月29日
Zynq的电源上电顺序--PL端&PS端
摘要: 因为ZYNQ 的PS 和PL 部分的电源有上电顺序的要求,在电路设计中,按照ZYQN 的电源要求设计,上电依次为1.0V -> 1.8V -> 1.5 V -> 3.3V -> VCCIO,下图为电源的电路设计: ZYNQ芯片的电源分PS系统部分和PL逻辑部分,两部分的电源分别是独立工作。PS系统部
阅读全文
posted @ 2020-09-29 11:38 柯西恒等式
阅读(3840)
评论(0)
推荐(0)
编辑
2020年9月13日
FPGA开发基础——复位的最佳方式
摘要: 复位是我们经常用到的,不知道有多少人和我一样,没有注意过他的正式的用法,以及其中的奥妙.首先提出一个问题,在FPGA中为什么要有复位?在FPGA上电时我们的FPGA到底处于一个什么样的状态呢?在FPGA芯片中,其触发器、BLOCK RAM等记忆芯片默认,上电时为0(一些厂商)。也有场商的芯片默认为1
阅读全文
posted @ 2020-09-13 22:09 柯西恒等式
阅读(1111)
评论(0)
推荐(2)
编辑
2020年7月6日
vivado + hdmi+ddr3(2)--------基于VIVADO的DDR3三个时钟
摘要: 关于DDR3仿真平台的搭建,首先我们要了解DDR3IP盒子。DDR3的IP盒子是MIG。在我们使用MIG的时候,他所出的位置及其作用我们必须了解。也就是他所出在我们控制的什么位置。如下图所示: MIG控制器也就是IP盒子,所处的位置是连接我们用户逻辑和DDR3芯片的中间控制器。其实大多数IP都是一端
阅读全文
posted @ 2020-07-06 00:00 柯西恒等式
阅读(1321)
评论(0)
推荐(0)
编辑
2020年7月1日
Verilog实现之任意分频电路
摘要: 一、行波时钟 任意分频电路,相信很多人都听说过这个专业名词,好多视频上都说不建议使用计数器产生的分频时钟。其实在FPGA领域当中,由寄存器分频产生的时钟还有一个学名叫做,行波时钟。是由时序逻辑产生比如A寄存器的输出作为B寄存的时钟输入(一般不建议使用),如下图所示;驱动右边那个触发器的时钟即为行波时
阅读全文
posted @ 2020-07-01 21:47 柯西恒等式
阅读(2722)
评论(1)
推荐(0)
编辑
2020年6月28日
Verilog实现之异步fifo
摘要: 上节课我们介绍了,同步fifo,感觉就是在双口异步RAM中进行了一些简单的外围操作,加了一些空满标志,内部用指针来进行寻址,从而取消了外部的地址接口。FIFO的一侧是读。一侧是写。所以具有了''wr_en"和"rd_en",一边是写数据,一边是读数据,所以就有了“wr_data”和“rd_data”
阅读全文
posted @ 2020-06-28 10:10 柯西恒等式
阅读(1406)
评论(0)
推荐(0)
编辑
2020年6月27日
vivado + hdmi+ddr3(1)--------HDMI接口协议介绍及实现
摘要: 一、HDMI接口的简要介绍 最先接触到的时VGA那么两者有什么区别呢?主要区别如下: 1、HDMI接口:是数字信号接口,可传输音频和视频,硬件接口较小,支持热插拔。 2、VGA接口:是模拟信号接口,只可传输视频流数据,硬件接口较大,虽说不支持热插拔,但是也没什么问题,损坏显卡而已。 HDMI接口就是
阅读全文
posted @ 2020-06-27 12:46 柯西恒等式
阅读(2152)
评论(0)
推荐(0)
编辑
verilog实现之同步FIFO
摘要: 上一节我们实现RAM的相关知识,也对比了RAM和FIFO的区别;FIFO:先进先出数据缓冲器,也是一个端口只读,另一个端口只写。但是FIFO与伪双口RAM的不同,FIFO为先入先出,没有地址线,不能对存储单元寻址;而伪双口RAM两个端口都有地址线,可以对存储单元寻址。但是FIFO内部的存储单元主要是
阅读全文
posted @ 2020-06-27 10:33 柯西恒等式
阅读(1384)
评论(0)
推荐(1)
编辑
1
2
3
4
5
下一页
公告