会员
周边
众包
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
柯西恒等式
博客园
首页
新随笔
联系
订阅
管理
2020年6月28日
Verilog实现之异步fifo
摘要: 上节课我们介绍了,同步fifo,感觉就是在双口异步RAM中进行了一些简单的外围操作,加了一些空满标志,内部用指针来进行寻址,从而取消了外部的地址接口。FIFO的一侧是读。一侧是写。所以具有了''wr_en"和"rd_en",一边是写数据,一边是读数据,所以就有了“wr_data”和“rd_data”
阅读全文
posted @ 2020-06-28 10:10 柯西恒等式
阅读(1441)
评论(0)
推荐(0)
编辑
公告