会员
周边
捐助
新闻
博问
闪存
赞助商
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
柯西恒等式
博客园
首页
新随笔
联系
订阅
管理
2020年5月10日
FPGA开发基础-------CLock Jitter 和 Clock Skew(1)
摘要: 什么是Clock Jitter和Clock Skew,这两者有什么区别? Clock Jitter(时钟抖动):是指芯片在某个给定的时间点上时钟周期发生暂时性变化,从而导致时钟在不同的周期上加长或者变短。换句话来说就是指,两个时钟周期之间存在差值,这个误差是在时钟内部产生的,与晶振或者内部的PLL有
阅读全文
posted @ 2020-05-10 12:44 柯西恒等式
阅读(1071)
评论(0)
推荐(0)
编辑
公告