会员
周边
捐助
新闻
博问
闪存
赞助商
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
柯西恒等式
博客园
首页
新随笔
联系
订阅
管理
2020年3月16日
FPGA开发基础----数字电路基础(1)
摘要: 一、什么是竞争冒险,如何消除? 下面这个电路,使用了两个逻辑门,一个非门和一个与门,本来在理想情况下F的输出应该是一直稳定的0输出,但是实际上每个门电路从输入到输出是一定会有时间延迟的,这个时间通常叫做电路的开关延迟。而且制作工艺、门的种类甚至制造时微小的工艺偏差,都会引起这个开关延迟时间的变化。
阅读全文
posted @ 2020-03-16 15:06 柯西恒等式
阅读(470)
评论(0)
推荐(0)
编辑
公告