会员
周边
捐助
新闻
博问
闪存
赞助商
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
柯西恒等式
博客园
首页
新随笔
联系
订阅
管理
2019年10月28日
FPGA基于ISE的DDR3读写循环校验的实现以及波形的抓取(8)
摘要: 上一节已经实现了能够顺利的实现队DDR 3 写入16个递增数和把写入的递增数成功地读出来后,那么接下来就是对DDR3芯片的所有地址都进行读写测试,验证FPGA与DDR3芯片的链路是否正常。方法就是通过比较读出来的数据与写入进去的数据进行比较,看是否是一致的。 如上图所示,是DDR的规格说明书。我们用
阅读全文
posted @ 2019-10-28 23:52 柯西恒等式
阅读(1440)
评论(0)
推荐(0)
编辑
公告