摘要：
1 创建Tcl scipt文件 1.1建立新工程 project –new 1.2添加源文件 add_file –verilog 或 add_file –vhdl 1.3 综合控制命令设置目标器件、设计速度目标等。调用symbolic FSM complier及其它option设置。 set_option 1.4供应商提供的指令 vendor—specific 1.5添加约束文件 ad... 阅读全文
摘要：
booth乘法节省面积、速度较移位相加速度也更快。 一个例子：14乘以-5，乘数和被乘数都用5bit补码表示，结果有10bit表示。 14的补码:01110, -5的补码11011 ，正确结果为-70：11 1011 1010 使用一个状态机实现这个乘法，IDLE下初始化等待数据输入，再进行加法和移 阅读全文