2020年3月28日
摘要：
阅读全文
摘要：
阅读全文
摘要：
其实，关于密度有两个说法。 一是utilization，也就是设计的利用率。一般来说，为了成本考虑，利用率能做的越高越好，也就是std cell密度越高越好。 二是在利用率确定的情况下，std cell的局部密度，也是今天要讨论的话题。 在设计的面积已经确定的情况下，std cell局部密度是越低越 阅读全文
摘要：
我们传统的Physical DRC Signoff的步骤是怎么样的呢？首先，从ICC2中写出GDS文件。然后，merge standard cell，macro 等gds。再然后，用Physical Signoff 工具check DRC。最后，将DRC结果导入ICC2中分析。 为什么我们的Phys 阅读全文
摘要：
说到PrimePower功耗计算，你的脑海中可能浮现出不同power analysis mode的flow。假使你有input的VCD/FSDB，你的flow也是之前千锤百炼的，那power的计算结果就一定是无懈可击的吗？不一定！ PrimePower在计算cell功耗的时候是依据cell pin的 阅读全文
摘要：
今天先问问题： 1. DRC有点多，想修DRC用哪个命令？ 2. 手动挪了一个std cell，它的绕线断开了，想把它连好用哪个命令？ 3. 只想绕一根线用哪个命令？ 这些问题对ICC2老鸟来说，really easy。 但对freshman来讲，有必要做些基础知识普及，才会用的得心应手。 rout 阅读全文
摘要：
先问大家几个问题： 一：create_placement会把std cell 放进soft place blockage里吗？ 二：在soft place blockage里创建一个hard bound，create_placement会把相应的std cell放进bound里去吗？ 三：在hard 阅读全文
摘要：
业界很多人用formality做形式验证，检查rtl或者网表在后端流程中有没有变质，如果成功了当然很不错，代表你的设计初衷得到实现了。这里介绍一个formality检查电源连接的方法，在verify之前就可以看到设计中的电源连接问题。诸如：电源漏接，错接，库文件不支持等。做好了电源方案，floorp 阅读全文
摘要：
就是一些cell abut在一起或者挨得很近时，局部密度过高，router连接std cell pin的空间不够，容易引起DRC或short。通常发生在std cell密度很高的设计里，或者std cell pin密度很高的区域里。这些DRC通常发生在底层，比如M1~M4。 为什么placer不能完 阅读全文
摘要：
ICC2这几年更新速度飞快，各种新的feature出现，目的是使用户更轻松，更快速的达到极致的PPA。而其中大多数的feature都是on by default。可能你用上了，但你还不知道。 今天分享两个feature，GRO和GRE，对频率提升效果很好: GRO: GRO已经有了好几年了，是Glo 阅读全文