2020年4月1日
摘要：
fix hold violations时，插入buffer或者delay cell的位置，是靠近launch端还是capture端，还是并无任何要求呢？ 在逻辑和物理上都应该尽量靠近capture端，也就是endpoint。在逻辑上更靠近endpoint能够保证插入的cells只会影响到有viola 阅读全文
摘要：
ICG(Intergrated Clock Gating)作为low power的设计手法之一，已经在实际中得到广泛应用。它们能够在某些时候将某些clock关断从而达到降低功耗的目的。然而从时序的角度，经常会发生ICG的setup难以收敛的情况。 为什么会出现这种情况呢？ 下图展示了一种简单的带IC 阅读全文
摘要：
下图是上升沿触发的D触发器的一种典型的基于传输门的设计原理： 首先我们先把注意力集中在电路的前半部分。 假设CLK的初始状态为0，此时第一个传输门导通，信号走向为： D -> a -> b -> c -> d 注：路径1 从以上信号走向可以看出，信号必须在CLK上升沿到来之前在d点保持稳定，否则如果 阅读全文
摘要：
基本概念： Timing Setup, Hold, Noise(Crosstalk)基本概念 OCV(AOCV), derate, uncertainty(jitter, margin), CPPR, useful skew signoff corner, 各阶段优化corner false pat 阅读全文
摘要：
目前虽然号称拥有或将要研发7nm工艺的有多家工艺厂商，但是具有实际流片能力的可能只有TSMC和三星。随着GlobalFoundries最近宣布放弃7nm的进一步研发，以及尽管Intel的10nm和这几家的7nm差不多一个水准，但是要跳票到2019年，因此短期内应该就是双雄争霸的局面。 玩家越来越少， 阅读全文