2013年10月25日
DDR3调试记录
摘要： FPGA采集视频数据并写到DDR3，然后从DDR3读出并送给显示终端显示。不能稳定显示。但用FPGA内部逻辑产生color bar写到DDR3后读出来显示正常。因此DDR3部分逻辑没有问题。怀疑FPGA采样问题。于是优化FPGA时序后。时序报告通过后，用碟机作为输入源显示有时会稳定一下过一会就花屏。用HDMI 信号发生器作为输入源。输入color bar 显示可以稳定时间长一些。... 阅读全文
posted @ 2013-10-25 12:15 ldjrllove 阅读(892) 评论(0) 推荐(0) 编辑